PCB設計常見誤區(Qu)_惠州[Zhou]新塘通讯[Xun]设备有限[Xian]公司

新聞動态

行業新聞

PCB設計[Ji]常見誤(Wu)區[Qu]

發布[Bu]時間：2020-10-24點擊[Ji]數：載入中...

誤區一：這(Zhe)PCB闆的設計要求[Qiu]不高，就用細(Xi)一點的線和(He)自動布吧[Ba]

??點[Dian]評：自動布線必然要占(Zhan)用更大的PCB面積，同時産生比[Bi]手動布線多好多(Duo)倍的過[Guo]孔，在批量很(Hen)大的産品中，PCB廠[Chang]家降(Jiang)價所(Suo)考慮的因素除了商務因[Yin]素外，就是線[Xian]寬和過[Guo]孔數[Shu]量，它們分[Fen]别(Bie)影響到PCB的成[Cheng]品率和鑽頭的[De]消耗(Hao)數量，節約(Yue)了供應商(Shang)的成[Cheng]本，也就給降價(Jia)找到了理由。

誤(Wu)區二：這些總線信号都用電阻拉[La]一下，感覺放心些。

??點評：信号需[Xu]要上下拉的(De)原因很多[Duo]，但(Dan)也不是個個都要拉。上下拉電阻[Zu]拉一個單純的(De)輸[Shu]入信号，電流[Liu]也就幾十微安以下，但拉一個被驅動[Dong]了的信号，其電流将達毫安級，現在的[De]系統常常是[Shi]地址[Zhi]數據各32位，可能還[Hai]有(You)244/245隔離後的總線及其它[Ta]信号，都上拉的話，幾瓦的功耗就耗在這(Zhe)些電阻上了。

誤區三(San)：CPU和[He]FPGA的這些不用的[De]I/O口(Kou)怎麼處理[Li]呢？先讓它空着[Zhe]吧，以後再說。

??點評：不用的I/O口如果懸(Xuan)空的話，受外界的一[Yi]點點(Dian)幹[Gan]擾就可能成為反[Fan]複振(Zhen)蕩的輸入信号了，而MOS器件[Jian]的功耗基本取決于門電[Dian]路的翻轉次數[Shu]。如果把它上拉[La]的[De]話，每[Mei]個引腳也會(Hui)有微安級[Ji]的[De]電流，所以建(Jian)議的[De]辦法是[Shi]設成輸出（當(Dang)然外面不能接其它(Ta)有驅[Qu]動的信号）

誤區[Qu]四：這款FPGA還剩這麼多門用(Yong)不完，可盡情發[Fa]揮吧

??點評：FGPA的功耗與(Yu)被使用[Yong]的觸[Chu]發器數量及其翻轉次數成正比，所以同一型号(Hao)的FPGA在不同電路不[Bu]同時刻[Ke]的[De]功耗可能相(Xiang)差100倍。盡量減(Jian)少高速翻轉的觸(Chu)發器數量是降低FPGA功(Gong)耗的根本方法。

PCB設計的常見誤區[Qu].jpg

誤區[Qu]五：這些小芯(Xin)片的功耗都很低，不用考慮

??點評(Ping)：對于内部(Bu)不[Bu]太複雜的芯片功(Gong)耗是很難确定的，它主要由引腳(Jiao)上的電流(Liu)确[Que]定，一個ABT16244，沒有負載的話耗電大概(Gai)不到1毫安，但它的(De)指标是每個腳可驅動60毫安的負載（如[Ru]匹[Pi]配幾十歐(Ou)姆的(De)電阻），即[Ji]滿負荷的功[Gong]耗至大可達60*16=960mA，當然隻是電源電流這麼大，熱量都落到負載身上了(Le)。

誤區六：存儲器有[You]這麼多[Duo]控制信号，我這塊闆子隻需要用OE和WE信号(Hao)就可以了，片選就接(Jie)地吧，這樣(Yang)讀操作時(Shi)數據[Ju]出來得快多(Duo)了[Le]。

??點評：大部分存[Cun]儲器(Qi)的[De]功耗在片[Pian]選有效時（不論OE和WE如何）将比片選無(Wu)效時大100倍以上，所[Suo]以應盡可能使用CS來控制[Zhi]芯片，并且(Qie)在滿足其它要求的[De]情況下盡可能縮短[Duan]片選脈沖的[De]寬度。

誤[Wu]區七：這些信号怎[Zen]麼都有過沖啊？隻要匹配得(De)好，就可消除了(Le)

??點評：除了少數特定(Ding)信号外（如(Ru)100BASE-T、CML），都是有[You]過沖的，隻要不是(Shi)很大，并不一定都需要匹(Pi)配，即使匹[Pi]配也并非[Fei]要匹配[Pei]得合适。象TTL的(De)輸出阻抗不到50歐姆，有(You)的[De]甚至20歐姆，如果也用這麼大的匹配[Pei]電阻的話，那電流就非常大了[Le]，功耗是無法接受的，另外信号[Hao]幅度也将小得(De)不能用，再說一般信号在輸(Shu)出(Chu)高電平和輸出低電平時的輸出阻(Zu)抗并不相同，也沒辦法做到完全匹配。所以對TTL、LVDS、422等信[Xin]号的匹配隻要做到過沖(Chong)可以接受[Shou]即可。

誤區八：降[Jiang]低功耗都是硬件人[Ren]員的事，與軟件沒關系。

??點評：硬件隻是搭[Da]個[Ge]舞台，唱戲的卻是軟件，總(Zong)線(Xian)上幾乎每(Mei)一個[Ge]芯片的訪問、每(Mei)一個信号的翻[Fan]轉差(Cha)不多都由(You)軟件控制[Zhi]的，如果軟件能減[Jian]少(Shao)外存的訪問次數（多(Duo)使用寄存(Cun)器[Qi]變量、多使用(Yong)内部CACHE等）、及時[Shi]響應中斷（中斷往[Wang]往是低電(Dian)平有效并[Bing]帶有[You]上拉電阻）及其它争(Zheng)對具體單闆的特定措施都将對降(Jiang)低[Di]功[Gong]耗作(Zuo)出很大[Da]的貢獻。像[Xiang]捷配在[Zai]生産[Chan]制作[Zuo]之前，會[Hui]做工程處理[Li]，會依[Yi]工廠生産能力[Li]做調整。

作者：大飛飛飛飛飛飛

上一個：PCB闆制作的設計(Ji)流程
下(Xia)一個：如何(He)針對性地避免(Mian)PCB電磁問題

新聞動态

行業新聞

PCB設計[Ji]常見誤(Wu)區[Qu]

PCB：連接世界的神奇之物

PCB線路闆進[Jin]行熱設計的方法都[Dou]有哪些？

如何針[Zhen]對(Dui)性地避(Bi)免[Mian]PCB電磁問題(Ti)