直角/差[Cha]分/蛇形，三種特[Te]殊的PCB走線技(Ji)巧

布線[Xian]（Layout）是PCB設[She]計工[Gong]程師最基本的(De)工作技能(Neng)之一。走線的好壞将直接影響到整個系統的性能，大多數高速(Su)的設計(Ji)理論也要最終經[Jing]過Layout得以實現并驗[Yan]證，由此(Ci)可見，布線[Xian]在高速PCB設計中是(Shi)至關重要(Yao)的。下(Xia)面将針對實際[Ji]布線[Xian]中可能遇到(Dao)的一些情況，分析其合(He)理性，并給出一些比較優化的走線(Xian)策略(Lue)。

?

主要從直角走線，差(Cha)分走線，蛇(She)形線等三[San]個[Ge]方面來闡述。

?

1．直角[Jiao]走線(Xian)

直角[Jiao]走線一般[Ban]是PCB布線(Xian)中要求盡量避免的情況，也幾乎成為(Wei)衡量布線好壞[Huai]的标準之(Zhi)一，那麼(Me)直角走(Zou)線究竟會[Hui]對信号傳輸[Shu]産生(Sheng)多大的(De)影響呢？從[Cong]原理上說，直角走線會使傳輸線的(De)線寬發生變化(Hua)，造[Zao]成阻抗的不連續(Xu)。其實不光是直角走(Zou)線，頓角，銳角走[Zou]線都可能會造成[Cheng]阻抗變(Bian)化的情況(Kuang)。

?

直角走線[Xian]的對信号的影響就[Jiu]是主要體現在三個方面：

一是拐角可以等效為傳輸線上的容性負載，減(Jian)緩上升(Sheng)時間[Jian]；
二是阻抗不(Bu)連(Lian)續會造成信号的反[Fan]射(She)；
三是直[Zhi]角尖端[Duan]産生的EMI。

?

傳輸線的直角帶來的寄生電容可[Ke]以[Yi]由下面這個經驗公式來計算：

?

C=61W(Er)1/2/Z0

在上式(Shi)中，C就是指拐角的等(Deng)效電容（單位：pF），W指[Zhi]走線的寬度（單位：inch），εr指介質的介電常數，Z0就是[Shi]傳[Chuan]輸線的特征阻抗[Kang]。舉個(Ge)例子，對于一(Yi)個4Mils的50歐姆傳輸線[Xian]（εr為4.3）來說(Shuo)，一個直角帶來(Lai)的電容量大概為0.0101pF，進而可[Ke]以估[Gu]算由(You)此引起的上升時間變化量：

T10-90%=2.2*C*Z0/2=2.2*0.0101*50/2=0.556ps

通(Tong)過計算可以看出，直(Zhi)角走線帶(Dai)來的電容效[Xiao]應是極其微小的(De)。

?

由于[Yu]直角走線的[De]線寬增加，該(Gai)處的(De)阻抗将減小，于是會産生一定的信号反射現象，我們可以(Yi)根[Gen]據傳[Chuan]輸線章節中提到[Dao]的阻(Zu)抗計算公式來算[Suan]出線寬增加後的等效阻抗，然後根據經驗公(Gong)式計算反射系數：

ρ=(Zs-Z0)/(Zs+Z0)

一般直角走線導緻(Zhi)的阻抗變化在7%-20%之[Zhi]間，因而反(Fan)射[She]系數最[Zui]大為(Wei)0.1左右。而且，從下[Xia]圖可以看到，在W/2線長[Zhang]的(De)時間内傳輸線阻抗變化[Hua]到最小，再經過W/2時間又恢複到正常的阻抗，整個發生(Sheng)阻抗變化的時間極[Ji]短，往往在10ps之内[Nei]，這樣快而且微[Wei]小[Xiao]的變化對一般的[De]信(Xin)号傳輸來說幾乎是可以忽略的。

很多人對[Dui]直角(Jiao)走線都有這樣的理[Li]解，認為尖端[Duan]容易發(Fa)射或接收電[Dian]磁波[Bo]，産(Chan)生EMI，這也成[Cheng]為許多人認為不能直角走線的理由之一。然而很多(Duo)實際測試的結果[Guo]顯示，直角走線并不會比直線(Xian)産生很明顯的EMI。也許目前[Qian]的儀器性能(Neng)，測試水平制約了測試的精确性[Xing]，但至(Zhi)少說明了一[Yi]個(Ge)問題，直角走線的輻射已經小于儀器本身的測量誤差。

?

總的(De)說來，直角走線并不[Bu]是想象中的那麼可怕。至少在GHz以下的應[Ying]用中，其産生[Sheng]的任何諸如電容，反射(She)，EMI等[Deng]效[Xiao]應在TDR測試中幾乎體[Ti]現不出來，高速PCB設計工程師的重點還是[Shi]應該(Gai)放在布局，電源[Yuan]/地(Di)設計，走線設(She)計，過孔等其他(Ta)方面。當[Dang]然，盡管(Guan)直角走線[Xian]帶來(Lai)的影響(Xiang)不是(Shi)很嚴重，但并不是說我們以後都(Dou)可以走直角線，注意細節是每個優秀工程師必備的基本素質，而且，随着(Zhe)數(Shu)字電路的飛速(Su)發展，PCB工程師處理[Li]的信(Xin)号頻率也會不斷提高(Gao)，到10GHz以上[Shang]的RF設計[Ji]領域，這些小小的直角都可(Ke)能成為高速問題[Ti]的重點對象。

?

2．差(Cha)分走(Zou)線

差分信号（DifferentialSignal）在高速電路(Lu)設計中的應[Ying]用越來越廣(Guang)泛，電路中最關鍵的信号[Hao]往(Wang)往(Wang)都要(Yao)采用差分[Fen]結構[Gou]設計，什麼另(Ling)它這麼倍受(Shou)青睐[Lai]呢？在PCB設計中又如何[He]能保證其(Qi)良(Liang)好[Hao]的性能呢(Ne)？帶着這兩個問[Wen]題，我們進[Jin]行下一部分的讨論(Lun)。

何為差分[Fen]信号？通俗地(Di)說[Shuo]，就是驅動端發送兩個等值、反相的信号，接收端(Duan)通過比較這兩個電壓的[De]差[Cha]值來判斷(Duan)邏輯狀态[Tai]"0"還是"1"。而承載差分信号的[De]那一對走線就[Jiu]稱為差分走線[Xian]。

?

差分(Fen)信[Xin]号和普通的單端信号走(Zou)線(Xian)相比，最明顯的優勢體現在以下三個方面：

a.抗幹擾能力強，因為兩根差[Cha]分走[Zou]線[Xian]之間的耦合很好，當外界存在噪聲幹擾時，幾乎是(Shi)同時被耦合到兩[Liang]條線上(Shang)，而接收(Shou)端關[Guan]心的隻是兩信号的差值(Zhi)，所以外[Wai]界的共模噪聲可以被完全抵消。

b.能有效抑制EMI，同(Tong)樣的道理，由于兩根[Gen]信号的極(Ji)性相反，他們對[Dui]外輻[Fu]射的[De]電磁(Ci)場可以相互抵[Di]消，耦合的越(Yue)緊(Jin)密，洩放到外界(Jie)的電磁能量越[Yue]少。

c.時序定位精确，由[You]于差(Cha)分信号的(De)開關變化[Hua]是位于兩(Liang)個信号的交點(Dian)，而不像普通單(Dan)端信[Xin]号依靠[Kao]高低兩(Liang)個阈值電壓判斷，因[Yin]而受[Shou]工藝，溫度的影(Ying)響小，能降低時[Shi]序上的誤差，同時[Shi]也更适[Shi]合于低幅度信号的(De)電路(Lu)。目前流行[Hang]的(De)LVDS（lowvoltagedifferentialsignaling）就是指這種(Zhong)小振幅差(Cha)分信号技術。

?

對[Dui]于PCB工程師來說，最[Zui]關注(Zhu)的還是如何(He)确保在實際(Ji)走線中(Zhong)能完全發揮差分[Fen]走線的這些優(You)勢。也許隻要是接觸過Layout的人[Ren]都會了解(Jie)差分[Fen]走線的一般要求，那就是"等(Deng)長[Zhang]、等距"。等長是為(Wei)了保證兩個差分信号時刻保(Bao)持相[Xiang]反極性，減少共模[Mo]分量；等距則主要(Yao)是[Shi]為了保證兩者差分阻抗一緻，減(Jian)少反(Fan)射。"盡量靠近原則"有時候[Hou]也是差分走(Zou)線(Xian)的要求之一。但所有(You)這些[Xie]規則都不是用來生[Sheng]搬硬套的，不少(Shao)工程師似乎還不了(Le)解高(Gao)速差分信号傳輸的本質。

• 上一個：V-SN808是VCP鍍銅錫工藝最好的光亮劑
• 下(Xia)一個：清明節要怎麼過？你準[Zhun]備好了嗎？